Podmínky absolvování předmětu
Budou požadovány minimálně čtyři kontroly vývoje semestrálního projektu v průběhu semestru. Na konci semestru musí být práce prezentována a obhájena.
Ke zkoušce musí být pinesen funkční model elektronického systému (součástky) v jazyce VHDL AMS.
Poslední změna:
17.04.2021